韩国海力士半导体(Hynix Semiconductor)在“2011 Symposium on VLSI Technology”上发表了20nm工艺的64Gbit MLC(multi-level cell)NAND闪存(演讲编号:4B-2)。海力士称这是业内首次以20nm工艺实现大容量多值NAND闪存。
该闪存得以实现的关键在于为降低字线间干扰而导入的气隙技术。其特点是与原来的使用案例相比,使用了大气隙,获得了更高的降干扰效果。据海力士介绍,字线间干扰的降低效果与形成的气隙的形状和位置(高度)有非常大的关系。因此,海力士通过模拟解析,观察了气隙形状为箱形或椭圆形,并将气隙形成位置(浮动栅极下端与气隙下端之间的相对高度差)变为0埃或200埃时,对字线间干扰的影响。结果显示,采用箱形气隙且气隙相对高度设为0埃时,最能够减小字线间的干扰。
此外,海力士此次通过采用ArF液浸曝光技术和侧墙图形技术,形成了20nm工艺要求的字线和位线。